作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
推荐文章
用于SDH 2Mb/s支路输出的一种全数字锁相环设计与实现
同步数字系列
抖动
锁相环
现场可编程门阵列
基于MB1511和单片机技术的锁相频率合成器
串行输入
锁相频率合成器
环路滤波器
电压控制振荡器
2133Mb/s DDR3存储接口的物理设计
DDR3
物理设计
时钟树
布局规划
CMOS2.5 Gb/s时钟恢复电路设计
光纤通信
同步数字体系
时钟恢复电路
CMOS
预处理
锁相环
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 2Mb/s和8Mb/s误码仪时钟提取和锁相电路的设计
来源期刊 有线通信技术 学科 工学
关键词 锁相电路 误码仪 时钟提取 设计
年,卷(期) 1990,(1) 所属期刊栏目
研究方向 页码范围 10-20
页数 11页 分类号 TN911.8
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1990(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
锁相电路
误码仪
时钟提取
设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
有线通信技术
半年刊
上海市宜山路700号
出版文献量(篇)
479
总下载数(次)
3
总被引数(次)
0
论文1v1指导