嵌入式总自检检验器的一种实用设计方法

• 作者: 向韬
• 来源期刊: 数字通信
• 学科: 工学
• 关键词: 嵌入式总自检检验器 设计 计算机 逻辑电路
• 年，卷（期）: 1991,（1）
• 页码范围: 39-47
• 页数: 9页
• 分类号: TP331

摘要

计算机系统中的总自检检验电路是在计算机正常工作的时候，对其所差错进行在线测试。这包括了由于永久性的、暂时性的和间歇性的故障引起的各类差错。在自检电路（即TSC）的设计中，电路对差错的检测是通过监视冗余编码数据／控制经过TSC检验器的办法来进行的。但是，在正常工作中，如果不是全部的编码字都在监视线上时，这就会发生问题，为了解决这个难题，作者在这里提出了一种新的检验器设计方法，用触发器TSC检验器来代替现行大多数用的组合电路检验器。