基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
借助软件测试思想,将其应用到行为级描述时序电路测试生成当中.对所生成测试矢量用门级时序电路故障模拟器来反映测试矢量对相应的门级电路故障检测能力.这对复杂的电路故障检测和测试生成提供了一种新的解决问题途径.
推荐文章
基于FSM的时序电路测试生成探析
有限状态机
时序电路
转换故障
基于Hopfield网络的时序电路测试方法探析
Hopfield网络
时序电路
测试生成
基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现
CPLD
VHDL
CCD
驱动时序电路
时序仿真
数字电路板时序电路测试方法
时序电路
功能分析
有向图
功能测试
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于VHDL描述的时序电路测试方法探析
来源期刊 计算机工程 学科 工学
关键词 VHDL 软件测试时序 时序电路测试
年,卷(期) 1999,(1) 所属期刊栏目
研究方向 页码范围 16-17
页数 2页 分类号 TN707
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
VHDL
软件测试时序
时序电路测试
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
论文1v1指导