常数除法器的设计及其BIST实现

• 作者: 丁保延 章倩苓
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 常数除法器 内建自测试 数字音频解压
• 年，卷（期）: 2000,（5）
• 所属期刊栏目: 研究论文
• 页码范围: 491-495
• 页数: 5页
• 分类号: TN431.1
• 字数: 2540字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2000.05.016

摘要

针对MPEG音频、AC-3宽带音频数据压缩标准的解码过程中的要求,扩展了已报道的常数除法算法[1],使之适于特定应用场合.设计实现了除数为一组常数的常数除法器.该常数除法器使用规整的单元阵列结构构成运算的主要部分,不仅相当节省硅片面积,适于VLSI实现需要,而且易于扩展.同时针对测试和实际应用的要求,设计了内建自测试电路,使之便于嵌入整个系统.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章倩苓	复旦大学专用集成电路与系统国家重点实验室	72	481	12.0	17.0
2	丁保延	复旦大学专用集成电路与系统国家重点实验室	3	13	2.0	3.0