0.15μm薄膜全耗尽MOS／SOI器件的设计和研制

• 作者: 张兴 王阳元
• 来源期刊: 半导体学报
• 关键词: MOS/SOI器件 薄膜 设计
• 年，卷（期）: 2000,（2）
• 所属期刊栏目: 研究论文
• 页码范围: 156-160
• 页数: 5页
• 字数: 3103字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2000.02.010

摘要

利用自己开发的二维数值深亚微米SOI器件模拟软件，较为详细地分析了沟道长度小于o.2μm的 SOI器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等.通过这些模拟和分析计算，给出了沟道长度为0.18、0.15和0.1μm的薄膜全耗尽 SOI／MOS器件的设计方案，并根据该设计方案成功地研制出了性能良好的沟道长度为0.15μm的凹陷沟道 SOI器件.沟道长度为0.15μm薄膜全耗尽凹陷沟道SOI器件的亚阈值斜率为87mV/dec，击穿电压为1.6V，阈值电压为0.42V，电源电压为1.5V时的驱动电流为1.85mA，泄漏电流为0.5pA/μm沟道宽度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张兴	北京大学微电子学研究所	120	618	12.0	20.0
2	王阳元	北京大学微电子学研究所	78	1128	15.0	32.0