标准单元版图综合工具PLS

• 作者: 詹志勇 贺祥庆
• 来源期刊: 微电子学与计算机
• 关键词: 标准单元 版图自动生成 计算机辅助设计
• 年，卷（期）: 2000,（4）
• 所属期刊栏目: 微电子技术
• 页码范围: 42-46
• 页数: 5页
• 分类号: TP3
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2000.04.012

摘要

文章介绍了一种标准单元版图综合工具(cell layout synthesis system),这是一种完全自动化的EDA工具,它能根据输入的单元电路网表和设计规则及单元库高度等参数自动生成符合设计要求且满足设计规则的单元版图.系统采用了改进的布图模式,得出了面积和电性能更加优化的单元版图.文中介绍了系统的设计流程,分析了系统采用的核心布局布线算法,以及在算法实现过程中为适应单元版图的特点和提高效率而作的改进.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	贺祥庆	清华大学微电子学研究所	12	56	5.0	7.0
2	詹志勇	清华大学微电子学研究所	1	1	1.0	1.0