基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种直接实现的一阶全数字锁相环时钟提取电路,通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法,使电路完全能满足AT &T 和ITU标准规定的相位抖动传递函数和输入抖动容限的要求.该电路具有简单、实用、通用性好等特点.
推荐文章
用于SDH 2Mb/s支路输出的一种全数字锁相环设计与实现
同步数字系列
抖动
锁相环
现场可编程门阵列
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种新型宽频域全数字锁相环的研究与设计
全数字锁相环
时间数字转换电路
双边沿触发数字环路滤波器
系统仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种用于E1/T1接口电路的全数字锁相环
来源期刊 微电子学 学科 工学
关键词 E1/T1接口电路 数字锁相环 时钟提取电路 噪声滤波
年,卷(期) 2000,(5) 所属期刊栏目 技术报告
研究方向 页码范围 354-358
页数 5页 分类号 TN43
字数 5058字 语种 中文
DOI 10.3969/j.issn.1004-3365.2000.05.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 任俊彦 复旦大学专用集成电路与系统国家重点实验室 116 450 11.0 14.0
2 朱正 复旦大学专用集成电路与系统国家重点实验室 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
E1/T1接口电路
数字锁相环
时钟提取电路
噪声滤波
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
总被引数(次)
21140
论文1v1指导