基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
微处理器芯片的处理能力越来越强.但是,存储器的速度却远远不能与其匹配,造成了整个系统的性能不理想.为解决这个问题,编译器发展了局部性优化、数据预取等多种技术.文中将介绍一种用于ILP(Instruction level Parallelism)优化编译器的数据预取技术以及一种利用寄存器堆减少主存访问次数、对程序进行优化的方法.利用它们可以提高平均存储性能,对科学和工程计算的应用是相当有效的.
推荐文章
密码协处理器指令级并行编译研究
密码协处理器
超长指令字
可重构计算
指令级并行
指令调度
一种基于GCC的VLIW编译器指令调度算法
指令调度
指令级并行(ILP)
VLIW
DAG图
可重构计算最优编译器并行计算程序编译方法
并行计算
现场可编程门阵列
矩阵相乘
可重构计算最优编译器
程序编译
LS MPP数据并行C语言编译器实现的研究
大规模并行处理
数据并行语言
并行编译器
数据分布
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 指令级并行编译器的数据预取及优化方法
来源期刊 计算机学报 学科 工学
关键词 数据预取 时间局部性 寄存器堆 预取优化
年,卷(期) 2000,(6) 所属期刊栏目 研究论文与技术报告
研究方向 页码范围 576-584
页数 9页 分类号 TP311
字数 8677字 语种 中文
DOI 10.3321/j.issn:0254-4164.2000.06.003
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 连瑞琦 中国科学院计算技术研究所 11 57 4.0 7.0
2 张兆庆 中国科学院计算技术研究所 64 430 11.0 17.0
3 乔如良 中国科学院计算技术研究所 12 112 6.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (19)
同被引文献  (9)
二级引证文献  (32)
2000(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(1)
  • 引证文献(1)
  • 二级引证文献(0)
2005(5)
  • 引证文献(4)
  • 二级引证文献(1)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(4)
  • 引证文献(4)
  • 二级引证文献(0)
2008(5)
  • 引证文献(1)
  • 二级引证文献(4)
2009(1)
  • 引证文献(0)
  • 二级引证文献(1)
2010(5)
  • 引证文献(1)
  • 二级引证文献(4)
2011(10)
  • 引证文献(2)
  • 二级引证文献(8)
2012(4)
  • 引证文献(0)
  • 二级引证文献(4)
2013(3)
  • 引证文献(0)
  • 二级引证文献(3)
2014(4)
  • 引证文献(1)
  • 二级引证文献(3)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(3)
  • 引证文献(2)
  • 二级引证文献(1)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(2)
  • 引证文献(1)
  • 二级引证文献(1)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
数据预取
时间局部性
寄存器堆
预取优化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机学报
月刊
0254-4164
11-1826/TP
大16开
中国科学院计算技术研究所(北京2704信箱)
2-833
1978
chi
出版文献量(篇)
5154
总下载数(次)
49
论文1v1指导