MPEG-2视频码流分解的VHDL描述与验证

• 作者: 叶楠 惠新标 郑志航
• 来源期刊: 通信学报
• 学科: 工学
• 关键词: MPEG-2 变长解码 ASIC
• 年，卷（期）: 2000,（9）
• 所属期刊栏目: 技术报告
• 页码范围: 41-45
• 页数: 5页
• 分类号: TN919.8
• 字数: 2604字
• 语种: 中文
• DOI: 10.3321/j.issn:1000-436X.2000.09.007

摘要

本文提出一个MPEG-2视频解码中码流分解的硬件设计,包括解码控制和变长码解码.一些新的硬件设计,如:将宏块和块控制作为主要状态;采用桶形移位缓冲器并行解变长码;将变长码的长度计算和解码分别进行;将码表分割成多个小码表等等,保证了MPEG-2 MP@ML的实时解码,并为更复杂的应用提供了扩展的余地.本文中的设计是MPEG-2解码ASIC VLSI设计工作的一部分.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑志航	上海交通大学电子工程系	19	112	7.0	10.0
2	惠新标	上海交通大学电子工程系	10	65	5.0	7.0
3	叶楠	上海交通大学电子工程系	12	160	8.0	12.0