一种基于智能体的VHDL网络编译器的设计与实现

• 作者: 严隽薇 吴启迪 董志斌
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: VHDL 编译器 智能体 Java 电子设计自动化
• 年，卷（期）: 2000,（8）
• 所属期刊栏目: 博士论文
• 页码范围: 47-49
• 页数: 3页
• 分类号: TP314
• 字数: 4374字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2000.08.021

摘要

在研究VHDL编译器和智能体的基础上,提出了一种基于智能体的VHDL网络缩译器的设计,并运用Java语言进行了具体开发.介绍了编译器的总体结构,并着重阐述了其网络功能的具体实现.对基于智能体的VHDL网络缩译器进行了总结和展望.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴启迪	同济大学电子信息工程学院	217	4239	34.0	59.0
2	严隽薇	同济大学电子信息工程学院	27	408	10.0	19.0
3	董志斌	同济大学电子信息工程学院	6	53	3.0	6.0