复数乘法累加器的正向设计

• 作者: 叶青 孟津棣 朱亚江 洪一 黄广宇
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 复数乘法累加器 高层次综合 仿真 专用集成电路 信号处理系统 复数
• 年，卷（期）: 2001,（10）
• 所属期刊栏目: EDA技术专栏
• 页码范围: 29-32
• 页数: 4页
• 分类号: TN492|TN402
• 字数: 2177字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2001.10.009

摘要

复数乘法累加/累减器件(CMAC)是为满足新一代高性能高速信号处理系统的需要而进行研制开发的专用集成电路.本文从CMAC的系统仿真、高层次综合、整体结构的划分及内部单元的性能优化设计进行详细的描述.并进一步针对CMAC 进行了门级仿真和版图优化的讨论和分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	叶青	中国科学院微电子中心	103	768	15.0	25.0
2	黄广宇	中国科学院微电子中心	3	17	1.0	3.0
3	朱亚江	中国科学院微电子中心	5	32	3.0	5.0
4	洪一	中国科学院微电子中心	3	10	2.0	3.0
5	孟津棣	中国科学院微电子中心	2	0	0.0	0.0