一种采用新触发器的高速CMOS前置分频器

• 作者: 张春晖 李永明 陈弘毅
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 锁相环 DMP 特征尺寸
• 年，卷（期）: 2001,（6）
• 页码范围: 788-791
• 页数: 4页
• 分类号: TN386
• 字数: 2470字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2001.06.024

摘要

在锁相环设计中,前置双模分频器(DMP)是一个速度瓶颈.文中提出一种新的分析方法,将限制DMP速度的因素分为两个方面,寄存器级限制(RLL)和电路级限制(CLL).指出影响DMP速度的原因在CLL.提出了时钟延迟技术(CDT)并采用高速触发器,解决CLL问题.通过版图提取后仿真显示,用这种触发器构成的0.8μmn阱CMOSDMP在5V下工作频率达到2.4GHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈弘毅	清华大学微电子学研究所	88	919	19.0	27.0
2	李永明	清华大学微电子学研究所	48	635	15.0	24.0
3	张春晖	清华大学微电子学研究所	6	25	2.0	5.0