用VHDL设计快速BCD码加法器

• 作者: 张生平 薛梅
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: VHDL BCD 程序
• 年，卷（期）: 2001,（6）
• 所属期刊栏目: 计算机应用
• 页码范围: 22-23
• 页数: 2页
• 分类号: TP391.9
• 字数: 875字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2001.06.009

摘要

介绍了一种多位BCD码快速加法器的设计方法,并给出了3位BCD码加法器的VHDL源程序和在Foundation Series 3.1i环境中的模拟结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	薛梅		12	51	4.0	7.0
2	张生平		3	7	1.0	2.0