AES算法的FPGA实现

• 作者: 匡友华 杨强浩 陆浪如 高山
• 来源期刊: 交通与计算机
• 学科: 工学
• 关键词: AES FPGA 并行加速 流水线
• 年，卷（期）: 2001,（5）
• 所属期刊栏目: 研究与探讨
• 页码范围: 14-17
• 页数: 4页
• 分类号: TP3
• 字数: 4259字
• 语种: 中文
• DOI: 10.3963/j.issn.1674-4861.2001.05.004

摘要

讨论了高级加密标准AES的硬件高速实现,采用Xilinx公司SPARTANII结构的FPGA实现并行加速.给出了两种AES并行加速方法,并提供了相应的AES速率的测试数据.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陆浪如		11	133	6.0	11.0
2	匡友华		3	73	3.0	3.0
3	杨强浩		3	41	3.0	3.0
4	高山		1	32	1.0	1.0