高速32位伪随机数发生器电路设计

• 作者: 周志伟 夏宏 曲英杰
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 伪随机数 乘法器 模2n-1加法器 并行前缀加法器
• 年，卷（期）: 2001,（15）
• 所属期刊栏目: 开发设计
• 页码范围: 146-148,172
• 页数: 4页
• 分类号: TP21
• 字数: 3895字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2001.15.049

摘要

文章提出了一种实现32位伪随机发生器电路设计方案.该方案的关键是对产生伪随机数所需要的乘法器和模2n-1加法器的设计.针对所采用的伪随机数迭代函数的特殊性,提出了特定的32位×16位乘法器以及模2 31-1加法器实现方案,使电路的速度得以提高,规模得以减小.整个电路设计采用VHDL语言描述,并通过了逻辑仿真验证.文章同时介绍了一般乘法器以及并行前缀模2n-1加法器的设计原理.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曲英杰		7	81	4.0	7.0
2	夏宏	华北电力大学计算机系	11	86	5.0	9.0
3	周志伟		1	1	1.0	1.0