用VHDL语言实现基于布尔过程论的组合电路的设计

• 作者: 马光胜 高永红
• 来源期刊: 应用科技
• 学科: 工学
• 关键词: 布尔过程 VHDL 延时
• 年，卷（期）: 2002,（10）
• 所属期刊栏目: 计算机应用
• 页码范围: 32-35
• 页数: 4页
• 分类号: TP355
• 字数: 2880字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-671X.2002.10.011

摘要

VHDL作为一种IEEE标准的电路硬件描述语言,正广泛地被电子技术人员使用.概要地介绍了布尔过程理论和VHDL标准语言,并对其在组合电路设计中的应用作一些探讨.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	马光胜	哈尔滨工程大学计算机科学与技术学院	74	240	8.0	12.0
2	高永红	哈尔滨工程大学计算机科学与技术学院	1	3	1.0	1.0