可综合算术运算单元的性能建模及VLSI结构优化

• 作者: 沈泊 章倩苓
• 来源期刊: 半导体学报
• 学科: 工学
• 关键词: 单位门模型 性能评估 加法器
• 年，卷（期）: 2002,（12）
• 所属期刊栏目: 研究论文
• 页码范围: 1332-1337
• 页数: 6页
• 分类号: TN402
• 字数: 3899字
• 语种: 中文
• DOI: 10.3321/j.issn:0253-4177.2002.12.019

摘要

提出了一种可综合算术运算单元的性能评估与建模方法.该方法以单位门面积及延迟模型为基础,在设计的早期即可估算电路的面积、延迟等性能指标,从而便于设计者进行VLSI结构的优化,避免设计叠代;并以算术运算中最典型的二进制加法器为例,研究如何利用该模型对电路的VLSI实现结构进行评估、优化;理论分析的结论与电路的实现结果吻合,验证了该方法的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	章倩苓	复旦大学专用集成电路与系统国家重点实验室	72	481	12.0	17.0
2	沈泊	复旦大学专用集成电路与系统国家重点实验室	24	180	8.0	11.0