基于FPGA先进加密算法(AES)的并行实现

• 作者: 佟玉伟 李明 柯善学 陆浪如
• 来源期刊: 交通与计算机
• 学科: 工学
• 关键词: 密钥扩展 流水线 可编程逻辑阵列
• 年，卷（期）: 2002,（6）
• 所属期刊栏目: 研究与探讨
• 页码范围: 20-22
• 页数: 3页
• 分类号: TP3
• 字数: 2639字
• 语种: 中文
• DOI: 10.3963/j.issn.1674-4861.2002.06.007

摘要

讨论了AES算法的并行特性,提出在明文分组和密钥分组都是128位的情况下,采用内部流水结构和并行密钥处理策略,在现场可编程门阵列上的一种并行的快速ASIC实现方案,并对整个系统的关键性能指标进行了讨论.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李明		6	35	3.0	5.0
2	佟玉伟		2	18	1.0	2.0
3	陆浪如		11	133	6.0	11.0
4	柯善学		1	18	1.0	1.0