CPLD/FPGA的优化设计

• 作者: 万钧力 关德群 熊国海
• 来源期刊: 电测与仪表
• 学科: 工学
• 关键词: 速度 面积 优化
• 年，卷（期）: 2002,（2）
• 所属期刊栏目: 自动测试系统与通信
• 页码范围: 42-44
• 页数: 3页
• 分类号: TN79
• 字数: 2714字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-1390.2002.02.012

摘要

CPLD/FPGA面向速度或面向面积进行优化设计,在大多数情况下这两种选择是矛盾的.对速度进行优化设计,需要较多资源;对面积进行优化往往会导致系统速度降低.本文提出采用流水线设计、资源共享和预进位处理的方法解决了这个问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	万钧力	三峡大学电气信息学院	63	439	11.0	18.0
2	熊国海	三峡大学电气信息学院	16	45	4.0	6.0
3	关德群		2	21	2.0	2.0