借助EDA逻辑综合工具实现16位快速加法器

• 作者: 尹廷辉
• 来源期刊: 军事通信技术
• 学科: 工学
• 关键词: 电子设计自动化 综合 硬件描述语言
• 年，卷（期）: 2002,（2）
• 所属期刊栏目: 工程与制作
• 页码范围: 48-50
• 页数: 3页
• 分类号: TP391.72
• 语种: 中文

摘要

加法器的设计往往是将多个全加器级联起来实现,在耗费资源和速度上没有进行优化.借助EDA逻辑综合工具实现的加法器克服了上述缺点,且简单方便.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	尹廷辉	解放军理工大学通信工程学院电子信息工程系	10	13	2.0	3.0