原文服务方: 微电子学与计算机       
摘要:
本文给出了一个面积优化、低复杂度、具有8位纠错能力的Reed-Solomon(63,47)编解码芯片的VLSI实现.此芯片将用于CDPD(Cellular Digital Packet Data)通信系统[1].由于Euclid算法规则、简单,很自然地适合VLSI实现,因此本文采用Euclid算法实现RS解码部分.在编码部分里,又采用了基于特定复合域的常数乘法器,它极大的降低了编码器的面积.同时基于复合域GF((2n)2)的乘法器的采用极大地降低了RS解码器的乘法复杂度.此RS编解码芯片能独立的工作在15MHz.芯片采用0.6um 1P2M CMOS 5v电压的工艺进行制造.芯片最终裸片面积是4mmx4mm.芯片成功经过测试并满足CDPD通讯系统的要求.
推荐文章
10Gb/s Reed-Solomon(255,239)解码器的设计
Reed Solomon解码器
解关键方程
ME算法
复用
ASIC
Reed-Solomon编译码器的设计与FPGA实现
Reed-Solomon编译码
ME算法
FPGA
verilog语言
基于Reed-Solomon算法的Data Matrix条码纠错码的研究
Data Matrix码
伽罗华域
Reed-Solomon算法
纠错码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 CDPD系统Reed-Solomon编解码芯片低复杂度实现
来源期刊 微电子学与计算机 学科
关键词 Reed-Solomon 复合域 CDPD VLSI
年,卷(期) 2002,(3) 所属期刊栏目 微电子技术
研究方向 页码范围 24-27
页数 4页 分类号 TN76
字数 语种 中文
DOI 10.3969/j.issn.1000-7180.2002.03.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 戎蒙恬 229 1198 15.0 22.0
2 毛军发 84 256 8.0 11.0
3 葛群 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (4)
同被引文献  (0)
二级引证文献  (6)
1985(1)
  • 参考文献(1)
  • 二级参考文献(0)
2002(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(1)
  • 引证文献(1)
  • 二级引证文献(0)
2005(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(2)
  • 引证文献(0)
  • 二级引证文献(2)
2009(2)
  • 引证文献(0)
  • 二级引证文献(2)
2010(2)
  • 引证文献(0)
  • 二级引证文献(2)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Reed-Solomon
复合域
CDPD
VLSI
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学与计算机
月刊
1000-7180
61-1123/TN
大16开
1972-01-01
chi
出版文献量(篇)
9826
总下载数(次)
0
总被引数(次)
59060
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导