全数字时钟锁相环的设计

• 作者: 潘申富 王立功
• 来源期刊: 无线电通信技术
• 学科: 工学
• 关键词: 数字时钟锁相环 DDS 环路滤波器
• 年，卷（期）: 2002,（4）
• 所属期刊栏目: 工程实践
• 页码范围: 49-50
• 页数: 2页
• 分类号: TN91
• 字数: 1770字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3114.2002.04.016

摘要

提出了一种全数字时钟锁相环的设计方法,采用一种基于FPGA+DDS的设计,采用数字鉴相,用数字环路输出来控制DDS的输出频率,算法灵活,可移植性强,可广泛应用于调制解调器或其它电子设备的设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	潘申富	北京大学电子学系	12	90	6.0	9.0
2	王立功		1	2	1.0	1.0