基于可编程逻辑器件的定时器设计

• 作者: 张常年 王振红
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: VHDL语言 CPLD 定时器
• 年，卷（期）: 2002,（2）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 58-60
• 页数: 3页
• 分类号: TN7
• 字数: 1533字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2002.02.022

摘要

介绍了用EDA技术实现的99分钟内定时.本系统基于VHDL语言,以CPLD为核心.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张常年		47	351	10.0	17.0
2	王振红		35	137	7.0	10.0