千兆以太网同步检测集成电路设计

• 作者: 吴微 李本靖 王志功 赵文虎
• 来源期刊: 东南大学学报(自然科学版)
• 学科: 工学
• 关键词: 千兆以太网 码组检测 互连线
• 年，卷（期）: 2002,（2）
• 页码范围: 161-165
• 页数: 5页
• 分类号: TN722.7
• 字数: 2455字
• 语种: 中文
• DOI: 10.3321/j.issn:1001-0505.2002.02.003

摘要

采用两级分接电路结构,并将同步码字检测电路置于其间,设计了千兆以太网同步检测集成电路.实现1.25 Gb/s速率的千兆以太网数据由1路到10路的串并转换以及同步码字的检测. 分析了RC网络效应对超高速集成电路中互连线的影响,基于TSMC 0.35 μm CMOS工艺建立电路模型.使用Smartspice工具在不同温度(0～70 ℃)、电源电压(3.15～3.45 V)及输入信号等条件下进行仿真.结合版图参数提取后仿真的比较,证明了该设计在减小规模,简化结构和加快仿真流程方面的有效性.电路版图采用全定制方式实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志功	东南大学射频与光电集成电路研究所	342	2153	20.0	29.0
2	赵文虎	东南大学射频与光电集成电路研究所	11	113	6.0	10.0
3	吴微	东南大学射频与光电集成电路研究所	2	75	2.0	2.0
4	李本靖	东南大学射频与光电集成电路研究所	1	13	1.0	1.0