高速芯片设计中的全速度(At-Speed)测试

• 作者: 王巍
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 全速度(at-speed) 可测性设计(DFT) ATPG MUX-DFF TetraMAX
• 年，卷（期）: 2002,（1）
• 所属期刊栏目: 设计新技术
• 页码范围: 46-48
• 页数: 3页
• 分类号: TP3
• 字数: 3851字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-2583.2002.01.013

摘要

在高速芯片的设计中,基于扫描链的全速度(at-speed)测试将会面临一些新的挑战.本文首先描述了芯片设计者对于at-speed测试的需求,以及设计小组在可测性设计中进行at-speed测试所面临的相关困难.在此之后,文章介绍了一种慢速移位、快速捕获的at-speed测试方法.文章最后讨论了该方法对于ATPG工具所提出的新的要求.