定时系统的VHDL设计

• 作者: 何广军 戴庆元
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 有限状态机 VHDL硬件描述语言 微程序设计
• 年，卷（期）: 2002,（12）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 227-229
• 页数: 3页
• 分类号: TP303|TP302.1
• 字数: 3113字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2002.12.089

摘要

用VHDL硬件描述语言设计定时系统,定时采用时钟控制,并用Mealy有限状态机表示定时器的状态,并考虑了控制器的微程序设计实现,然后用VHDL进行了描述,并给出了主要部分的模拟结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	戴庆元	上海交通大学微电子技术研究所	65	299	10.0	13.0
2	何广军	上海交通大学微电子技术研究所	3	46	2.0	3.0