一种位同步时钟提取方案及实现

• 作者: 王兰勋 荣民
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: 数字通信 位同步 锁相环 CPLD
• 年，卷（期）: 2003,（10）
• 所属期刊栏目: 工程应用
• 页码范围: 59-61
• 页数: 3页
• 分类号: TM2
• 字数: 3386字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2003.10.021

摘要

提出了一种数字通信中位同步时钟信号快速提取的方案.本方案比通常用的锁相环法具有同步快、实现简单等特点.据此方案设计了位同步时钟提取电路,并用CPLD予以实现,同时给出了该电路的仿真实验结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王兰勋		69	360	9.0	15.0
2	荣民		6	144	5.0	6.0