基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了Viterbi译码算法Soft Core IP的一种低功耗实现方案,对其中的核心功能单元ACS(Adder_Compare_Select)提出了一种改进的设计结构,并介绍了电路时钟的优化技术及低功耗设计技术,经实验证明,确实达到了降低功耗、减小电路规模的设计目的.
推荐文章
适用于IEEE 802.11n的高速低功耗Viterbi译码器的设计
Viterbi译码器
MIMO-OFDM
WLAN
高吞吐率
低功耗
ASIC
一种低功耗的Turbo码译码算法
Turbo码译码
最大后验概率译码算法
网格图
卷积码Viterbi译码算法的FPGA实现
差错控制
Viterbi译码
FPGA实现
卷积码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Viterbi译码算法Soft Core IP的低功耗设计
来源期刊 通信技术 学科 工学
关键词 Viterbi IP 加比选 低功耗设计
年,卷(期) 2003,(9) 所属期刊栏目 传输
研究方向 页码范围 22-24
页数 3页 分类号 TN91
字数 2361字 语种 中文
DOI 10.3969/j.issn.1002-0802.2003.09.009
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈进 上海交通大学芯片与系统研究中心 109 1353 21.0 33.0
2 傅宇卓 上海交通大学芯片与系统研究中心 4 27 3.0 4.0
3 乔锋 上海交通大学芯片与系统研究中心 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (4)
同被引文献  (0)
二级引证文献  (0)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2005(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Viterbi IP 加比选 低功耗设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
论文1v1指导