基于MAX+plusII 10.0 Baseline的数字电路设计

• 作者: 管立新 赖昭胜
• 来源期刊: 现代电子技术
• 关键词: MAX+plusII 10.0 Baseline 数字电路设计 VHDL CPLD/FPGA
• 年，卷（期）: 2003,（22）
• 所属期刊栏目: 新型电子器件
• 页码范围: 57-59
• 页数: 3页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2003.22.020

摘要

讨论MAX+plusII 10.0 Baseline的功能和特点,提出以VHDL设计语言为手段、以MAX+plusII 10.0 Baseline为平台的数字电路的设计方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赖昭胜	赣南师范学院物理与电子信息科学系	18	64	4.0	7.0
2	管立新	赣南师范学院物理与电子信息科学系	17	71	4.0	8.0