卷积码Viterbi译码器的FPGA的设计与实现

• 作者: 刘洛琨 程晓江 马晓军
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 卷积码 Viterbi译码器 回朔
• 年，卷（期）: 2003,（3）
• 所属期刊栏目: 传输
• 页码范围: 34-36
• 页数: 3页
• 分类号: TN76
• 字数: 2522字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2003.03.014

摘要

给出了一种基于FPGA的切实可行的卷积码Viterbi译码器的实现方案.该方案只需要很少的硬件资源,速度较快.可以很方便地和Turbo译码器结合在单片的FPGA上,并应用于3GPP WCDMA移动通信系统中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘洛琨	解放军信息工程大学信息工程学院	59	276	9.0	14.0
2	马晓军	解放军信息工程大学信息工程学院	5	16	2.0	3.0
3	程晓江	解放军信息工程大学信息工程学院	2	13	2.0	2.0