高性能累积乘法单元的设计

• 作者: 段荣行
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 累积乘法单元 布斯算法 部分积 符号扩展
• 年，卷（期）: 2003,（8）
• 所属期刊栏目: 应用技术
• 页码范围: 12-14,18
• 页数: 4页
• 分类号: TP391.75
• 字数: 2947字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2003.08.004

摘要

叙述了32×32位符号数/无符号数累积乘法单元的设计.该累积乘法单元可实现32×32位、32×16位和16×16位符号数/无符号数相乘,分别需要2个、1个、1个时钟周期.由于乘法器的设计中采用了修正的布斯(booth)算法、符号数/无符号数处理机制、符号扩展处理电路以及特殊的部分积累加模块,所以乘法器的速度得到很大的提高,仅仅相当于6个或非门的延迟.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	段荣行	同济大学信号与控制系	3	42	2.0	3.0