卷积码编码器和Viterbi译码器的FPGA实现

• 作者: 孙磊
• 来源期刊: 信息技术
• 学科: 工学
• 关键词: 卷积码 编码 解码
• 年，卷（期）: 2003,（10）
• 所属期刊栏目: 应用技术
• 页码范围: 7-9,22
• 页数: 4页
• 分类号: TN911.22
• 字数: 2645字
• 语种: 中文
• DOI: 10.3969/j.issn.1009-2552.2003.10.003

摘要

介绍了目前在数字无线通信中常用的一种向前纠错编码卷积码编码和Viterbi解码的原理,并采用TOP-DOWN的设计思想,利用相关的EDA工具软件进行设计.并将卷积码编码器、Viterbi译码器设计下载到Altera公司的FPGA芯片上进行仿真,得到了预期的设计结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙磊		1	1	1.0	1.0