对数跳跃加法器的算法及结构设计

• 作者: 刘凌 刘飞 吉利久 贾嵩 陈中建
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 加法器 对数跳跃 结构设计 进位结合
• 年，卷（期）: 2003,（8）
• 所属期刊栏目: 学术论文
• 页码范围: 1186-1189
• 页数: 4页
• 分类号: TP342+.21
• 字数: 4406字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2003.08.016

摘要

本文介绍一种新型加法器结构--对数跳跃加法器,该结构结合进位跳跃加法器和树形超前进位加法器算法,将跳跃进位分组内的进位链改成二叉树形超前进位结构,组内的路径延迟同操作数长度呈对数关系,因而结合了传统进位跳跃结构面积小、功耗低的特点和ELM树形CLA在速度方面的优势.在结构设计中应用Ling′s算法设计进位结合结构,在不增加关键路径延迟的前提下,将初始进位嵌入到进位链.32位对数跳跃加法器的最大扇出为5,关键路径为8级逻辑门延迟,结构规整,易于集成.spectre电路仿真结果表明,在0.25μmCMOS工艺下,32位加法器的关键路径延迟为760ps,100MHz工作频率下功耗为5.2mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘飞	北京大学微电子研究院	37	190	10.0	12.0
2	贾嵩	北京大学微电子研究院	19	79	5.0	8.0
3	刘凌	北京大学微电子研究院	13	41	4.0	5.0
4	吉利久	北京大学微电子研究院	47	298	11.0	15.0
5	陈中建	北京大学微电子研究院	22	104	6.0	9.0