基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
Viterbi译码是一种应用广泛的最大似然估计算法.本文利用相邻几组判决数据之间的相互关系,对这几组数据进行联合判决估计,从而提高了译码性能.从仿真结果来看,当译码深度不大时,译码性能得到明显的改善.因此该算法可以在保证同等性能前提下,减小硬件规模,降低功耗.
推荐文章
一种基于FPGA的Viterbi译码器优化算法
卷积码
Viterbi算法
优化算法
现场可编程门阵列
一种基于FPGA的Viterbi译码器
数字通信
Viterbi译码器
FPGA
CPLD
一种高速Viterbi译码器幸存路径管理模块的改进结构
混合式前向追踪
延迟时间
固定段长
回溯
一种高速Viterbi译码器的优化设计及Verilog实现
维特比(vitebi)译码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种Viterbi译码的改进算法
来源期刊 电路与系统学报 学科 工学
关键词 Viterbi译码 联合判决估计 低功耗设计
年,卷(期) 2003,(6) 所属期刊栏目 短文
研究方向 页码范围 122-124
页数 3页 分类号 TN911.22
字数 2345字 语种 中文
DOI 10.3969/j.issn.1007-0249.2003.06.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 章东平 浙江大学信息与通信工程研究所 4 57 4.0 4.0
2 罗义军 浙江大学信息与通信工程研究所 6 51 5.0 6.0
3 李劲 浙江大学信息与通信工程研究所 4 27 3.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (5)
节点文献
引证文献  (7)
同被引文献  (7)
二级引证文献  (0)
1967(1)
  • 参考文献(1)
  • 二级参考文献(0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2003(1)
  • 引证文献(1)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
Viterbi译码
联合判决估计
低功耗设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电路与系统学报
双月刊
1007-0249
44-1392/TN
16开
广东省广州市
1996
chi
出版文献量(篇)
2090
总下载数(次)
5
总被引数(次)
21491
论文1v1指导