基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种用于32位微处理器中执行单元的双总线(64位输入32位输出)移位寄存器单元的设计.讨论了矩阵移位器和树状移位器结构,提出了基于两者结合的Matrix-Tree结构并给出了其硬件电路的实现.为了能实现X86指令集全部移位类指令,采用了指令预处理的技术,节省了指令周期,提高了CPU的效率.
推荐文章
移位寄存器的Multisim仿真
移位寄存器
Multisim仿真
字组产生器
逻辑分析仪
基于模拟移位寄存器的递归滤波器设计
BBD
模拟移位寄存器
延迟
递归滤波器
基于FIFO的循环移位寄存器实现方法
FIFO
移位寄存器
FPGA
相关器
反馈移位寄存器在通用可重构处理器上的配置生成与优化设计
移位寄存器
反馈网络
通用可重构处理器
串并行实现
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高性能32位移位寄存器单元的设计
来源期刊 半导体技术 学科 工学
关键词 移位寄存器 CPU 指令预处理
年,卷(期) 2003,(7) 所属期刊栏目 专题报道(CPU与网络传输技术)
研究方向 页码范围 23-26
页数 4页 分类号 TN492
字数 2445字 语种 中文
DOI 10.3969/j.issn.1003-353X.2003.07.008
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 程君侠 复旦大学专用集成电路与系统国家重点实验室 32 310 9.0 17.0
2 李强 复旦大学专用集成电路与系统国家重点实验室 76 362 9.0 15.0
3 杨青松 复旦大学专用集成电路与系统国家重点实验室 3 20 2.0 3.0
4 杨雪飞 复旦大学专用集成电路与系统国家重点实验室 3 22 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (4)
参考文献  (1)
节点文献
引证文献  (8)
同被引文献  (2)
二级引证文献  (1)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2005(2)
  • 引证文献(2)
  • 二级引证文献(0)
2007(1)
  • 引证文献(0)
  • 二级引证文献(1)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
移位寄存器
CPU
指令预处理
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体技术
月刊
1003-353X
13-1109/TN
大16开
石家庄179信箱46分箱
18-65
1976
chi
出版文献量(篇)
5044
总下载数(次)
38
论文1v1指导