100 Mbit/s以太网卡芯片设计与静态时序分析

• 作者: 莫迟 邹雪城 陈朝阳 黎声华
• 来源期刊: 华中科技大学学报(自然科学版)
• 学科: 工学
• 关键词: 静态时序分析 数字集成电路 验证
• 年，卷（期）: 2003,（7）
• 页码范围: 13-15
• 页数: 3页
• 分类号: TN402
• 字数: 2299字
• 语种: 中文
• DOI: 10.3321/j.issn:1671-4512.2003.07.005

摘要

介绍了100Mbit/s以太网卡控制芯片设计体系结构,提出在该芯片设计流程中采用静态时序分析对设计进行门级验证该设计的门级验证结果表明采用静态时序分析提高了该网卡芯片设计中时序设计的准确性,提高了验证效率,从而加快了设计的周期.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邹雪城	华中科技大学图像识别与人工智能研究所	310	2261	21.0	31.0
2	黎声华	华中科技大学图像识别与人工智能研究所	4	14	2.0	3.0
3	莫迟	华中科技大学图像识别与人工智能研究所	4	14	2.0	3.0
4	陈朝阳	华中科技大学图像识别与人工智能研究所	43	354	11.0	16.0