基于VHDL语言设计数字频率计

• 作者: 谢煜 黄为
• 来源期刊: 现代电子技术
• 关键词: EDA VHDL 数字频率计 波形仿真 CPLD
• 年，卷（期）: 2003,（14）
• 所属期刊栏目: 仿真与测试
• 页码范围: 78-80,84
• 页数: 4页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2003.14.027

摘要

文中运用VHDL语言,采用Top To Down的方法,实现8位数字频率计,并利用Isp Expert集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,该系统系统性能可靠.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄为	西南交通大学电气工程学院	9	41	3.0	6.0
2	谢煜	商丘师范学院物理系	20	167	7.0	12.0