作者:
原文服务方: 现代电子技术       
摘要:
介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器.该乘法器采用了改进的Booth算法,简化了部分积的符号扩展,采用Wallace树和超前进位加法器来进一步提高电路的运算速度.本乘法器可以作为嵌入式CPU内核的乘法单元,整个设计用VHDL语言实现.
推荐文章
Radix-16 Booth流水线乘法器的设计
乘法器
Booth算法
流水线
压缩阵列
高速可重组16×16乘法器的设计
乘法器
Booth算法
Wallace树形结构
超前进位加法器
流水
16×16快速乘法器的设计与实现
乘法器
改进Booth算法
Wallace树
面积优化
CLA组
基于CSD编码的16位并行乘法器的设计
乘法器
CSD编码
Wallace树
超前进位加法器
FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 采用Booth算法的16×16并行乘法器设计
来源期刊 现代电子技术 学科
关键词 乘法器 Booth算法 Wallace树 超前进位加法器
年,卷(期) 2003,(9) 所属期刊栏目 实战基地
研究方向 页码范围 21-22,25
页数 3页 分类号 TP301.6
字数 语种 中文
DOI 10.3969/j.issn.1004-373X.2003.09.008
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘东 西南交通大学计算机与通信工程学院 22 103 6.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (4)
共引文献  (7)
参考文献  (3)
节点文献
引证文献  (23)
同被引文献  (11)
二级引证文献  (19)
1951(2)
  • 参考文献(1)
  • 二级参考文献(1)
1964(2)
  • 参考文献(1)
  • 二级参考文献(1)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2004(1)
  • 引证文献(1)
  • 二级引证文献(0)
2005(2)
  • 引证文献(2)
  • 二级引证文献(0)
2006(4)
  • 引证文献(1)
  • 二级引证文献(3)
2007(5)
  • 引证文献(4)
  • 二级引证文献(1)
2008(3)
  • 引证文献(2)
  • 二级引证文献(1)
2009(4)
  • 引证文献(4)
  • 二级引证文献(0)
2011(6)
  • 引证文献(2)
  • 二级引证文献(4)
2012(3)
  • 引证文献(1)
  • 二级引证文献(2)
2013(2)
  • 引证文献(1)
  • 二级引证文献(1)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
2015(2)
  • 引证文献(1)
  • 二级引证文献(1)
2016(3)
  • 引证文献(1)
  • 二级引证文献(2)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
乘法器
Booth算法
Wallace树
超前进位加法器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
总被引数(次)
135074
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导