集成电路测试系统延迟线性能分析

• 作者: 付大伟 林雨 王建林 董宗光
• 来源期刊: 现代电子技术
• 关键词: 集成电路测试 延迟线 分辨率 精度 CMOS
• 年，卷（期）: 2003,（24）
• 所属期刊栏目: 新型电子器件
• 页码范围: 21-23
• 页数: 3页
• 分类号: TP368.1
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2003.24.008

摘要

延迟线是集成电路测试系于干扰,温漂等因素的影响,定时分辨率很高但定时精度难以提高的情况.最后指出延迟线的集成是大势所趋,立足CMOS工艺的数字延迟线必将成为未来测试系统集成化的发展方向.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王建林		107	1185	19.0	31.0
2	林雨	中国科学院半导体研究所	4	5	1.0	2.0
3	付大伟		1	3	1.0	1.0
4	董宗光		1	3	1.0	1.0