基于FPGA的串行维特比译码的实现

• 作者: 王匡 陈春霞
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 卷积码 约束度 串行维特比译码 FPGA
• 年，卷（期）: 2003,（14）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 169-171
• 页数: 3页
• 分类号: TP302
• 字数: 3237字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2003.14.066

摘要

维特比算法是一种卷积码译码算法.随着卷积码约束度的增加,并行维特比译码所需的硬件资源呈指数增长,限制其硬件实现.该文讨论了一种串行译码结构的FPGA实现方案.这种串行结构适合长约束度的卷积码译码,能在性能不下降的前提下有效地节省资源.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王匡	浙江大学信电系	93	574	13.0	18.0
2	陈春霞	浙江大学信电系	8	22	2.0	4.0