一种优化可配置的AES密码算法硬件实现

• 作者: 付宇卓 曾毅 鲁欣
• 来源期刊: 微电子学与计算机
• 关键词: AES Rijndael 非流水线数据路径 密钥调度 FPGA
• 年，卷（期）: 2004,（12）
• 页码范围: 34-37
• 页数: 4页
• 分类号: TP309
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2004.12.010

摘要

AES加密算法是下一代的常规加密算法,其将被广泛应用在政府部门和商业领域.本文首先介绍了AES加密算法,然后分析了其硬件实现的要点和难点,最后在Xilinx的FPGA VirtexⅡ XC2V3000-4上对AES密码算法进行了实现和验证.本方案采用一种优化的非流水线加密解密数据路径;同时提出了一种新的可配置的动态密钥调度结构,使得该设计支持128、192和256比特的密钥;而且该设计可以配置AES的四种工作模式.实验的结果表明该设计比其它的设计具有更高的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	付宇卓	上海交通大学微电子学院	90	850	15.0	26.0
2	鲁欣	上海交通大学微电子学院	6	71	4.0	6.0
3	曾毅	上海交通大学微电子学院	4	20	1.0	4.0