一种用于低电源电压的全差分运算放大器

• 作者: 何茗 陈仕建
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 运算放大器 全差分 流水线 折叠-级联
• 年，卷（期）: 2004,（4）
• 所属期刊栏目: 电路设计与测试
• 页码范围: 54-56
• 页数: 3页
• 分类号: TN722.5+7
• 字数: 1953字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2004.04.014

摘要

介绍一种适于数字CMOS工艺实现的全差分运算放大器的设计.该放大器用于电源电压为3V,分辩率为10位,采样频率为40MHz的流水线结构AD的采样保持和级间增益电路中.该放大器的结构为折叠-级联结构,在0.35μmCMOS工艺中带宽为162MHz,开环增益为73dB,功耗为1.92mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	何茗	电子机械高等专科学校电气系	1	3	1.0	1.0
2	陈仕建	电子机械高等专科学校电气系	1	3	1.0	1.0