卷积码Viterbi译码算法的FPGA实现

• 作者: 刘会红 赵旦峰
• 来源期刊: 现代电子技术
• 关键词: 差错控制 Viterbi译码 FPGA实现 卷积码
• 年，卷（期）: 2004,（1）
• 所属期刊栏目: 仿真与测试
• 页码范围: 41-43
• 页数: 3页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.01.015

摘要

探讨了卷积码Viterbi译码的FPGA实现问题.在 Viterbi译码算法中,提出了减少路径量度的位数和流水线回索法的幸存路径等方法,能有效地减少存储量、降低功耗、提高速度,使得K=7的Viterbi 译码算法可在以单片FPGA为主的器件上实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵旦峰	哈尔滨工程大学信息与通信工程学院	160	583	11.0	15.0
2	刘会红	哈尔滨工程大学信息与通信工程学院	2	20	2.0	2.0