数字集成电路故障测试策略和技术的研究进展

• 作者: 于云华 石寅
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: 测试图形 可测性设计 内建自测试 层次化测试
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 综述
• 页码范围: 83-91
• 页数: 9页
• 分类号: TN407
• 字数: 8838字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2004.03.020

摘要

IC制造工艺的发展,持续增加着VLSI电路的集成密度,亦日益加大了电路故障测试的复杂性和困难度.作者在承担相应研究课题的基础上,综述了常规通用测试方法和技术,并分析了其局限性.详细叙述了边界扫描测试(BST)标准、可测性设计(DFT)思想和内建自测试(BIST)策略.针对片上系统(SoC)和深亚微米(VDSM)技术给故障测试带来的新挑战,本文进行了初步的论述和探讨.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	石寅	中国科学院半导体技术研究所	43	279	8.0	14.0
2	于云华	中国科学院半导体技术研究所	5	74	3.0	5.0