基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
以主流FPGA为平台设计了一个可重构处理器. 该处理器在与现有处理器内核全兼容的基础上,把指令总线和数据总线作为可重构部件的扩展接口,具有简单可靠的部件指令扩展规则、数据通讯方式和部件识别机制. 重构操作的工作方式、数据保护机制也在设计中被充分考虑.
推荐文章
GRCC:一种通用可重构协处理器
可重构协处理器
并行性计算
DCT
一种针对可重构处理器流水线简化编程的设计范式
可重构处理器
流水线
设计范式
一种专用可重构流水信号处理器的设计
可重构流水信号处理器
并行和流水
资源复用
灵活度
一种面向64位 DSP处理器的可重构 ALU 研究及设计
DSP处理器
可重构计算
计算单元
ALU
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种可重构处理器的设计
来源期刊 复旦学报(自然科学版) 学科 工学
关键词 可重构处理器 可重构系统 现场可编程门阵列
年,卷(期) 2004,(1) 所属期刊栏目
研究方向 页码范围 45-49
页数 5页 分类号 TP303
字数 4276字 语种 中文
DOI 10.3969/j.issn.0427-7104.2004.01.009
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 俞承芳 复旦大学电子工程系 38 482 11.0 21.0
2 董培良 复旦大学电子工程系 4 39 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (9)
同被引文献  (3)
二级引证文献  (19)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(3)
  • 引证文献(3)
  • 二级引证文献(0)
2007(6)
  • 引证文献(2)
  • 二级引证文献(4)
2008(6)
  • 引证文献(2)
  • 二级引证文献(4)
2009(2)
  • 引证文献(0)
  • 二级引证文献(2)
2010(3)
  • 引证文献(0)
  • 二级引证文献(3)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(2)
  • 引证文献(0)
  • 二级引证文献(2)
2013(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
可重构处理器
可重构系统
现场可编程门阵列
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
复旦学报(自然科学版)
双月刊
0427-7104
31-1330/N
16开
上海市邯郸路220号
4-193
1955
chi
出版文献量(篇)
2978
总下载数(次)
5
总被引数(次)
22578
论文1v1指导