VHDL设计电路优化探讨

• 作者: 张振川 邵清亮
• 来源期刊: 现代电子技术
• 关键词: 硬件描述语言 综合质量 优化 VHDL
• 年，卷（期）: 2004,（9）
• 所属期刊栏目: 工控新技术
• 页码范围: 15-16
• 页数: 2页
• 分类号: TP312
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2004.09.007

摘要

CPLD/FPGA设计越来越复杂,使用硬件描述语言设计可编程逻辑电路已经被广泛采用.在应用VHDL语言开发的过程中注意综合质量优化也显得日益重要.文中对应用VHDL时优化其综合质量给出了几点探讨.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张振川		38	220	7.0	12.0
2	邵清亮		24	94	7.0	8.0