基于新Euclid实现结构的高速RS译码方案及FPGA实现

• 作者: 周诠 张国华 王菊花
• 来源期刊: 空间电子技术
• 学科: 工学
• 关键词: RS译码器 修正的Euclid算法 高速 FPGA
• 年，卷（期）: 2004,（3）
• 所属期刊栏目: 技术报告
• 页码范围: 25-30
• 页数: 6页
• 分类号: TN9
• 字数: 4005字
• 语种: 中文

摘要

Reed-Solomon码具有很强的突发与随机错误纠正能力,已经被广泛应用于卫星通信、军用通信、计算机系统等领域.本文以修正的Euclid(ME)算法为核心算法,设计了一种具有流水线结构的高速时域RS译码方案.对于ME算法提出了一种新的实现结构,取消了一般ME电路实现结构中用来终止迭代的控制电路.用新ME实现电路构成的RS译码器结构简单、规则,易于FPGA实现.以具有8个符号纠错能力的RS(255,239)译码器为例,完成了RS译码器的FPGA设计.工作时钟频率为45MHz时,译码器的吞吐率达到360Mbit/s,译码延迟仅为402个时钟周期.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周诠		38	179	7.0	11.0
2	张国华		10	41	4.0	6.0
3	王菊花		12	37	3.0	5.0