逻辑内建自测移相器的设计与优化

• 作者: 张明 梁骏 胡海波
• 来源期刊: 电路与系统学报
• 学科: 工学
• 关键词: LFSR BIST 移相器 SOC DFT(可测性设计)
• 年，卷（期）: 2004,（4）
• 所属期刊栏目: 短文
• 页码范围: 103-106,137
• 页数: 5页
• 分类号: TN401
• 字数: 3642字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-0249.2004.04.023

摘要

逻辑内建自测(LogicBIST)测试结构是今后系统芯片(SOC)设计中芯片测试的发展方向.由于LFSR(线性反馈移位寄存器)生成的伪随机序列的高相关性导致故障覆盖率达不到要求,采用移相器可以降低随机序列的空间相关性,提高LogicBIST的故障覆盖率.本文分析了移相器的数学理论并提出了移相器设计与优化算法.该算法可以得到最小时延与面积代价下的高效移相器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张明	浙江大学信电系	91	722	15.0	22.0
2	梁骏	浙江大学信电系	6	23	3.0	4.0
3	胡海波	浙江大学信电系	3	22	3.0	3.0