基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文介绍了一种用于32位超标量RISC微处理器(SM603e)内部时钟产生器的锁相环电路.该锁相环的锁定时间低于15us,功耗小于10mW.文中主要讨论了鉴频鉴相器、电荷泵、滤波器以及压控振荡器的电路实现方案并且给出了部分仿真波形.锁相环支持内外时钟频率比是:1、1.5、2、2.5、3、3.5、4,而且支持多种静态功耗管理下的掉电功能.
推荐文章
高性能低功耗32位浮点RISC微处理器的研究
精简指令系统
微处理器
总线预选器
高阶布斯算法
低功耗架构
64位RISC微处理器的结构设计
RISC
微处理器
存储器管理单元
五级流水线
体系结构
8位RISC微处理器核的参数化设计
微处理器核
参数化
体系结构
分页
精简指令集计算机
基于FPGA流水线RISC微处理器的设计
RISC
流水线
相关性问题解决
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 32位RISC微处理器内部时钟电路的设计
来源期刊 微处理机 学科 工学
关键词 微处理器 锁相环 电荷泵 鉴频鉴相器 压控振荡器
年,卷(期) 2004,(5) 所属期刊栏目 大规模集成电路设计、制造与应用
研究方向 页码范围 10-13
页数 4页 分类号 TN74
字数 3294字 语种 中文
DOI 10.3969/j.issn.1002-2279.2004.05.004
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李跃进 西安电子科技大学微电子所 70 432 11.0 17.0
2 张春朋 西安电子科技大学微电子所 5 23 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
微处理器
锁相环
电荷泵
鉴频鉴相器
压控振荡器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微处理机
双月刊
1002-2279
21-1216/TP
大16开
沈阳市皇姑区陵园街20号
1979
chi
出版文献量(篇)
3415
总下载数(次)
7
论文1v1指导