基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
集成电路设计工艺达到深亚微米领域时,互连线的延迟影响越来越大,已经超过门延迟,成为电路延迟的主要部分.因此,设计前期的互连线延迟的评估已成为集成电路设计中必须解决的问题.目前,已经提出了许多互连延迟的评估分析方法.本文主要介绍采用概率解释算法的原理及具体实现,并比较各自的优缺点.
推荐文章
ULSI中的铜互连线RC延迟
铜互连线
电容
低介电常数
可靠性
RC延迟
基于符号化矩的互连线统计时序建模
互连线延迟
符号化矩
统计时序模型
概率分布
基于深亚微米工艺长互连线延迟优化的设计方法研究
物理设计
预布局
长线优化
EDA
优化时序
大容量SRAM中长互连线RC延迟的高速译码电路的研究
CMOS
电路优化
RC互连线
SRAM
译码器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 互连线延迟评估的概率解释算法
来源期刊 计算机辅助工程 学科 工学
关键词 概率密度函数(PDF) 累计密度函数(CDF) 冲激响应 概率解释算法(PIA)
年,卷(期) 2004,(1) 所属期刊栏目
研究方向 页码范围 44-49
页数 6页 分类号 TN4
字数 3529字 语种 中文
DOI 10.3969/j.issn.1006-0871.2004.01.009
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 黄道君 西安电子科技大学机电工程学院 14 221 7.0 14.0
2 刘昆 西安电子科技大学机电工程学院 2 5 2.0 2.0
3 郑赟 5 25 3.0 5.0
4 候劲松 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
概率密度函数(PDF)
累计密度函数(CDF)
冲激响应
概率解释算法(PIA)
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机辅助工程
季刊
1006-0871
31-1679/TP
大16开
上海市浦东新区海港大道1550号A30#
1992
chi
出版文献量(篇)
2227
总下载数(次)
1
论文1v1指导